(相关资料图)

在硅世界，三明治与披萨的争论是真实存在的。在最近的一篇博客文章中，英特尔对其新的 PowerVia 技术做出了一些大胆的声明，以及它在基于 Meteor Lake 的测试芯片中的表现，使时钟速度提高了 5% 以上。据英特尔副总裁 Ben Sell 称。技术开发，使 PowerVia 有望在明年与英特尔 20A工艺节点一起交付。 PowerVia 代表了一种制造处理器的新方法，有效地将晶体管夹在芯片中间，与外部世界的互连在正面，电源线在背面。这种所谓的背面供电是半导体制造的重大转变，它同时简化、复杂化和缓解了晶体管和处理器不断缩小的问题。PowerVia 将首先在即将推出的Arrow Lake一代英特尔处理器（大概是第 15 代酷睿）中进行采样，该处理器将于 2024 年采用英特尔 20A 生产工艺。但为了加快开发进程，它与 20A 工艺节点本身的设计脱钩。事实上，英特尔已经在名为 Blue Sky Creek 的“弗兰肯斯坦测试芯片”上展示了该技术的功能优势。实际上，它是基于Meteor Lake的芯片，使用新一代的 Efficient-core，基于 Intel 4 工艺构建，但采用了 PowerVia 技术。仅通过增加背面供电，英特尔声称已成功将测试芯片的频率提高了 5% 以上。如果我们以 Raptor Lake E-cores 的时钟速度为起点，这将意味着从 4.3GHz 到 4.5GHz 的变化只是改变互连和电源线的位置。传统上，芯片的构建就像比萨饼（英特尔的说法，不是我的说法），底部是核心晶体管，其他所有东西都在上面，最后一层是电源和其他互连。然后将其翻转过来，并卡在主板插槽中的一个包装中，以保持与外界的连接。通过背面供电，因此在 Intel 的 PowerVia 中，它更像是一个三明治。晶体管在中间，互连层在上面，电源连接在晶体管后面。这是英特尔对 PowerVia 所做的过度简化，但实际上这意味着有更多空间可以使用更大的连接，它们之间的距离更远。随着晶体管不断缩小，越来越多的晶体管被 塞进芯片，比萨饼芯片顶部的大量电源和互连布线意味着干扰以及电源和信号在混乱中衰减。 将事物分离出来所固有的简化对电源和互连都有好处。“你可以获得更好的电力传输和更好的信号布线，”Sell 说。英特尔并不是唯一这样做的公司。随着节点变得越来越小，背面供电是所有芯片制造商都在研究的问题。但英特尔声称，随着 PowerVia 及其 20A 工艺中的 RibbonFET（或 gate all-around）技术上线，这将使背面供电方面的竞争“落后大约两年”。

推荐内容